绪论 单元测试
1、判断题：
电子设计自动化的英文缩写是EDA。
选项：
A:对
B:错
答案: 【对】
2、多选题：
EDA课程学习要求的五个一是指
选项：
A:一套实验系统
B:一种语言——HDL
C:一套软件——QuartusII
D:一个设计目标——数字系统
E:一种器件——FPGA/CPLD
F:一种技术——EDA
答案: 【一种语言——HDL;一套软件——QuartusII
;一个设计目标——数字系统;一种器件——FPGA/CPLD;一种技术——EDA】
3、判断题：
学好EDA技术课程的标志是最后可以利用EDA方法设计出一个复杂的数字电子系统。
选项：
A:错
B:对
答案: 【对】
4、多选题：
小组合作学习的目的包括
选项：
A:互帮互学
B:独立工作展现个人魅力
C:相互激励克服困难
D:通过交流锻炼表达能力
E:分工协作以完成复杂任务
答案: 【互帮互学;相互激励克服困难;通过交流锻炼表达能力;分工协作以完成复杂任务】
5、多选题：
混合式学习的内涵包括
选项：
A:老师讲授与学生自学的混合
B:理论学习与实践学习的混合
C:独立学习与合作学习的混合
D:线上线下学习的混合
答案: 【老师讲授与学生自学的混合;理论学习与实践学习的混合;独立学习与合作学习的混合;线上线下学习的混合】
第一章 单元测试
1、单选题：
基于硬件描述语言的数字系统设计目前不太常用的设计方法是（ ）设计法。
选项：
A:自顶向下
B:层次化
C:自底向上
D:顶层设计
答案: 【自底向上】
2、单选题：
综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程。下面关于综合的描述错误的是
选项：
A:综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系是不唯一的。
B:综合是纯软件的转换过程，与器件硬件结构无关。
C:为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；
D:综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件；
答案: 【综合是纯软件的转换过程，与器件硬件结构无关。】
3、单选题：
所列哪个流程是基于EDA软件的正确的FPGA / CPLD设计流程
选项：
A:原理图/HDL文本输入→功能仿真→综合→编程下载→→适配硬件测试
B:原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试
C:原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试
D:
原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试
答案: 【
原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试
】
4、单选题：
IP核在EDA技术和开发中具有十分重要的地位，以版图文件方式提供的IP被称为（ ）。
选项：
A:
其余选项都不是
B:
软IP
C:
硬IP
D:
固IP
答案: 【
硬IP
】
5、多选题：
EDA技术的发展包括哪几个阶段？
选项：
A:CAD
B:ESDA
C:CAE
D:SOPC
E:EDA
答案: 【CAD;ESDA;CAE;EDA】
第二章 单元测试
1、多选题：
完整的VHDL设计实体的基本结构包括库、（ ）、（ ）、（ ）四个部分
选项：
A:结构体
B:进程
C:实体
D:程序包
答案: 【结构体;实体;程序包】
2、多选题：
位类型（BIT）的取值只有两种：（ ）和（ ）。
选项：
A:‘Z’
B:‘0’
C:‘-’
D:‘1’
答案: 【‘0’;‘1’】
3、多选题：
标准逻辑位数据类型STD_LOGIC常用的数值有（ ）、（ ）、（ ）等。
选项：
A:‘0’
B:‘Z’
C:‘-’
D:‘1’
答案: 【‘0’;‘Z’;‘-’;‘1’】
4、单选题：
元件例化语句有（ ）条语句构成。该语句用于VHDL层次化设计。
选项：
A:1
B:4
C:3
D:2
答案: 【2】
5、单选题：
IF语句和CASE语句是用于描述组合电路最常用的语句。它们用于组合电路的共同特征是都用来描述：
选项：
A:既可以是完全条件也可以是不完全条件
B:不完全条件
C:完全条件
答案: 【完全条件】
第三章 单元测试
1、判断题：
完整的条件语句将产生组合电路，不完整的条件语句将产生时序电路。
选项：
A:对
B:错
答案:
2、判断题：
VHDL的PROCESS是由顺序语句组成的，但其本身却是并行语句。
选项：
A:对
B:错
答案:
3、单选题：
在所列对时钟上升沿检测的VHDL描述中，错误的是
选项：
A:if clk’event and clk = ‘1’ then
B: if clk’event and clk’last value=‘1’ then
C:if falling_edge(clk) then
D:if clk’ not stable and clk = ‘1’ then
答案:
4、单选题：
进程中的变量赋值语句，其变量更新是
选项：
A:立即完成
B:顺序完成
C:在进程结束时完成
D:其余选项都不对
答案:
5、单选题：
在VHDL语言中，所列对进程（PROCESS）语句的语句结构及语法规则的描述中，不正确的是
选项：
A:进程由说明语句部分、并行语句部分和敏感信号参数表三部分组成
B:PROCESS为一无限循环语句
C:当前进程中声明的变量不可用于其他进程
D:敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动
答案:
第四章 单元测试
1、判断题：
JTAG标准接口是用来实现边界扫描测试的国际标准接口，实现测试只需要5个引脚：TDI、TDO、TCLK、TMS、TRST.
选项：
A:对
B:错
答案:
2、多选题：
在实验箱操作时，以下描述哪些是正确的？
选项：
A:实验箱主芯片的240个管脚都可以供用户使用
B:主芯片外接时钟信号的输入引脚最好选择33脚即全局时钟引脚
C:实验箱操作时尽量不要带电拔插，以免造成器件损坏
D:在编程下载操作前必须先锁定引脚
E:锁定引脚后要再执行一遍编译操作才能把引脚锁定信息输入目标文件
答案:
3、多选题：
设计仿真文件常用的工具有
选项：
A:Node Fider工具用来选择工程需要展示的输入输出节点
B:最常用的信号波形工具：时钟信号和计数器信号，以及高低电平”0“、“1”
C:设定仿真时间End Time
D:Zoom工具用来调整波形编辑器展示界面的大小
答案:
4、单选题：
VHDL源程序的文件名应与 （ ） 相同，否则无法通过编译。
选项：
A:结构体名
B:实体名
C:进程名
D:设计者任意命名
E:程序包名
答案:
5、单选题：
EDA技术中编程的概念与给出选项中哪个对应？
选项：
A:编写VHDL程序的过程
B:与普通软件工程中编程的概念一致
C:编程就是下载
D:将EDA设计的结果（一般是网表文件）通过编程电缆和编程软件的控制送入PLD器件实现设计功能的过程
答案:
第五章 单元测试
1、判断题：
JTAG标准接口是用来实现边界扫描测试的国际标准接口，实现测试只需要5个引脚：TDI、TDO、TCLK、TMS、TRST.
选项：
A:对
B:错
答案:
2、多选题：
FPGA中的嵌入式存储器块如M9K容量是可编程的，可以实现的容量包含下面哪些？
选项：
A:0.5K*16bit
B:1K*8bit
C:8K*1bit
D:2K*4bit
E:4K*2bit
答案:
3、多选题：
所列选项属于简单PLD器件的是
选项：
A:PAL
B:GAL
C:PLA
D:CPLD
E:PROM
答案:
4、单选题：
CPLD的可编程原理是基于什么结构？
选项：
A:可编程与或阵列
B:查找表
答案:
5、多选题：
CPLD器件中包含三种基本可编程结构：
选项：
A:逻辑单元LE
B:可编程I/O单元IOB
C:可编程逻辑宏单元LMC）
D:可编程内部互联PIA
答案:
第六章 单元测试
1、判断题：
多进程状态机功能表述清晰，可读性好，但是因为有组合进程，容易产生毛刺，影响可靠性。单进程状态机可靠性较好，但是可读性差。一般可以先设计成多进程FSM，再改写成单进程FSM。
选项：
A:错
B:对
答案:
2、多选题：
常用的状态机编码方式包括
选项：
A:格雷码
B:顺序编码
C:直接输出型编码
D:一位热码
答案:
3、多选题：
在ADC0809采样控制状态机设计中，有状态机提供的控制输出信号包括
选项：
A:转换结束信号EOC
B:地址锁存允许信号ALE
C:启动转换信号START
D:输出锁存允许信号LOCK
E:输出允许信号OE
答案:
4、判断题：
有限状态机描述方式特别适用于具有顺序执行特征的数字系统控制器的设计。与单片机控制相比，其工作频率可以更高。
选项：
A:对
B:错
答案:
5、判断题：
我们所说的单进程、双进程、三进程状态机中的“进程”都是只主控进程，不包含辅助进程。
选项：
A:对
B:错
答案:
第七章 单元测试
1、多选题：
关于速度优化的描述正确的有
选项：
A:速度优化就是满足更好的系统工作频率。
B:最常用的速度优化策略就是使用流水线
C:寄存器配平和关键路径法也是常用的速度优化策略
D:使用流水线级数越多越好
答案:
2、多选题：
关于面积优化的描述正确的有
选项：
A:最常用的面积优化方法是资源共享法
B:面积优化可以降低功耗
C:面积优化就是资源优化
D:任何功能块都可以实现面积优化
答案:
3、多选题：
关于简易正弦信号发生器设计，以下描述正确的有
选项：
A:地址发生器就是一个计数器，用来控制对ROM单元存储数据的读写，所以其模值等于单元个数。
B:ROM中的数据预先保存成一个数据文件，存放在顶层设计文件所在的WORK库文件夹
C:在FPGA中实现的ROM并非真正的ROM
D:在FPGA中实现的ROM是一个真正的ROM
答案:
4、判断题：
乘法器设计中，基于硬DSP核的设计在资源和速度指标上都优于基于逻辑单元的设计。
选项：
A:对
B:错
答案:
5、判断题：
LPM就是参数化宏功能模块，可以看作是一个微型的软IP核。
选项：
A:对
B:错
答案:
第八章 单元测试
1、判断题：
信号signal是对电路中连线的建模。信号传输是有延时的，所以在VHDL程序中，信号赋值的实现需要经过一个小的延迟，称为δ周期。
选项：
A:对
B:错
答案:
2、多选题：
关于VHDL描述风格的说法正确的有
选项：
A:结构化描述最典型的语句就是元件例化，是实现层次化设计顶层模块化描述的利器
B:三种描述风格分别适用于不同应用场合
C:功能描述也称行为描述，最能体现HDL语言的强大建模能力，应用最广泛
D:数据流描述适用于比较简单的电路模块设计
答案:
3、判断题：
仿真延时是对实际电路延时特征的建模，分为惯性延时和传输延时两种。
选项：
A:错
B:对
答案:
4、多选题：
关于子程序的下列描述正确的有
选项：
A:调用子程序都可以作为VHDL程序中的完整语句出现
B:调用函数会返回一个函数值
C:子程序都可以调用
D:子程序可重构
E:定义子程序既可以在程序包中，也可以在进程或结构体中
答案:
5、判断题：
顺序语句按照书写顺序执行，并行语句同时执行，与书写顺序无关。
选项：
A:对
B:错
答案:
6、多选题：
所列语句属于并行语句的有
选项：
A:IF语句
B:WITH…SELECT语句
C:进程语句
D:WHEN…ELSE 语句
E:CASE语句
答案:
7、多选题：
所列选项属于顺序语句的是
选项：
A:CASE语句
B:WHEN…ELSE语句
C:进程语句
D:IF语句
E:赋值语句
答案:
请先 ！